|
![]() |
| ●基板設計に携わる設計者様へ |
プリント基板設計に携わっている設計者の皆様は実装している現場へ行き、オペレーターや生産技術の人と意見交換したことはありますか？
大手で設計をしている方はそういう機会も多々あると思います。
しかし小さいところでがんばっている人や個人でがんばっている人はなかなかそういう機会に恵まれないと思います。
現場での意見をよく聞いて設計している方の基板は安く、高品質で作ることが出来ます。
例えば基板幅にしても同じ基板幅なら基板供給ラックの幅も変えなくてもいいし、ラインの幅合せも無くなります。
ここでは現場からの意見を公開しますので参考にして良い設計をして頂きたいと思います。
（マウンターメーカーによって若干異なる場合がありますのでご了承ください）
|
|
|
１．捨て基板の有無
捨て基板が無いほうが基板材料が少ない分安いと思う方もおります。
しかし捨て基板が無いために実装できない部品や品質的にトラブルがおこる場合があり結果的に高いものになる場合があります。
捨て基板は出来るだけつけてほしいというのが現場からの意見です。
「捨て基板をつけるにあたって」
標準的な捨て基板の寸法をここでは紹介します。
上記の図でわかるように捨て基板は10㎜が標準です。稀に5㎜のものもありますが、捨て基板ぎりぎりに実装される部品がある場合、実装できない場合があります。
２．認識マーク
稀に認識マークがない基板がありますがこれだけは勘弁してくださいという気持ちになります。
認識マークがない場合、実装精度は極端に落ちますので品質的な保証はできません。
「認識マークの位置」 (図2)
上記のような寸法が一般的な認識マークの位置です。
通常実装ラインでは両面基板の場合、１ｓｔ面を認識マーク①②を使用し２nd面で③④を使用します。
マーク①は端面から10ミリの位置に比べマーク②は15ミリにレイアウトされています。
こうすると基板をラックに詰める際、流れ方向と逆にセットしても必ず認識エラーでストップします。
もし同じ認識マークレイアウトなら基板は逆のまま、印刷・実装はそのままで流動され不良の大量生産となります。
「認識マークの形、大きさ」
形状は四角や丸などそれぞれです。標準的なものをいくつかあげておきます。(半田付け写真館参照）
ちなみに上記写真の上部のスケールは1目盛0.5ミリです。
基本的に四角でも丸でもどちらでも構いません。認識マークの大きさも大きければいいというわけでもないです。
ただ大事なことはカメラでしっかりとマーク認識できるような工夫が必要です。
例えば下の認識マークですとマークは大きいものがついていますが認識率はかなり低くエラーやズレが多発します。
それはなぜかというと最新式の印刷機（08年現在）でも印刷機の基板認識カメラは白黒で画像を取り込みます。
白黒にしたときにはっきりとマークの輪郭や明暗が写せるかということがポイントになります。上記のマークではレジストとマークの色調が似ているので誤認識や認識不可が続出します。
最近、白い基板をよく見かけますが、実装側からみるとあまり喜べません。（いろんな意味で）
マークの大きさですが上記（図2）のように①②-③④で大きさを変えましょう。
端面からの位置を変えることによって逆流動防止になることを先ほどいいましたが、大きさを変え実装工程で１st面は大きいマークを登録し、2nd面は小さいマークで認識することにより表裏反転防止が可能になります。
ちなみに大きさを変えるのではなく①②を四角、③④を丸にしても同じ効果があります。
３．基準穴
基準穴は実装機でマウントするときにクランプだけではズレが抑えられないときに基準ピンを立て実装ズレを防止したりします。ロータリー実装機のようにXYテーブルの場合、実装時に激しく揺れるため、認識後にズレてしまうことがあります。基板クランプだけでは完璧に固定できないので基準ピンで補います。
認識マークほど重要ではないですが、無いよりあったほうが断然いいでしょう。
大きさはいろいろありますが、φ4.0ミリが一般的です。
３．実装不可エリア
マウンターには実装が出来ないエリアが機種によって存在します。
これが分からない方は結構おりますのでご注意ください。
まず下図をご覧ください。
この緑が残っている捨て基板部ですがここは実装機の固定エリアになります。
なぜ実装不可エリアかというと実装機に入ったときに横からみると分かります
少なくとも基板端面から3㎜は実装不可エリアと思ってください。マウンターにより異なりますが品質を考えると5㎜以上はSMD部品の配置はしないでください。
４．多面取りの認識マーク
多面取り基板の場合、認識マークは捨て基板にシート認識用の認識マークの他に基板毎に認識マークが必要です。
実装プログラムは多面取りの場合、Aの基板のプログラムを作ってからBの始る座標、Cの始る座標を入力しAの実装プログラムを展開します。B,Cの基板を実装するときに基板単体の認識マークがない場合ズレが発生しやすくなります。
この認識マークがない場合、実装プログラムを多面取りとしてではなく1シート＝1台として作成ずればこの問題は回避できますが、修正するときも3倍時間がかかることになります。
また、ごく稀にA,B,Cの単体認識マークの位置が個々の基板端面より不規則な位置になっている基板があります。そういう場合、その認識マークはただの飾りになりますのでご注意ください。
５．ボンディング基板
ボンディング面に1005の実装をたまに見かけます。
基本的に1005のボンドは禁止されているところが多いです。
やって出来ないことはないですが、品質的にはかなり問題があります。大手では1608チップですら禁止しているところもあります。また集合抵抗も出来るだけボンディングしないような設計をお願い致します。
６．多面取り基板
多面取り基板には向いている基板と不向きな基板があります。
何でも多面取りにすれば安くなると言うわけでは決してありません。
例えば5枚取り基板で実装点数が30点/台なら5枚取りですから1シート150点程になります。
1点当り0.2秒(実装機により異なる）で実装したとすれば30秒です。
印刷機で1シート当り搬送含めて35秒位(印刷機の性能による）ですからタクトタイムロスは5秒となりますのでバランス的にはまあまあいい基板となります。
実装点数が5点しかない基板だと実装時間は25点で5秒、恐らく搬送含めて10秒くらいとなり印刷機、実装機のタクトタイムのバランスが非常に悪くなり、生産数が落ちることになります。
では実装点数が多いもので例にとりましょう。実装点数が300点あるものを2枚取り基板にします。1シート当り600点になり実装機だけで120秒かかる計算になります。
これでもタクトタイムバランスが悪くなり非効率的な基板になるわけです。
安く物作りをするには均一なタクトタイムが重要になってきます。
しかし多面取り数が多くなりすぎると基板自体も大きくなり、リフロー時に反りの発生などの不具合も生じる恐れがあります。
印刷機で30秒～45秒、実装機でチップ1点当り0.2秒、QFP、BGAで約5秒、SOPで約2秒～3秒位で考えておけば自ずと自分が設計している基板のタクトタイムが分かってきますよね。
*印刷機や実装機の性能は年式や型式で変わってきます。(チップ1点当り0.07秒で打つ実装機もあります）
また0.1秒で打つとメーカーが言っている実装機でも最速条件というものが必ずあります。例えば（次の実装点まで2センチ以内、1005～3216チップに限る）というようなことです。
|
|
|
|
| Ｃｏｐｙｒｉｇｈｔ(C)2005 ”実装職人” Ａｌｌ Ｒｉｇｈｔｓ Ｒｅｓｅｒｖｅｄ |
|
